计算机系统结构作业

1. 现有如下 c 语言源**：

for (i=0;i<=100,i++)

a[i]=b[i]+c;

其中，a 和 b 是两个 32 位整数的数组，c 和 i 均是 32 位整数。假设所有数据的值及其地址。

均保存在存储器中，a 和 b 的起始地址分别是 0 和 5000。c 和 i 的地址分别是 1500 和 2000。

在循环的两次迭代之间不将任何数据保存在寄存器中。

1）请写出该 c 语言源程序的 dlx 实现**。

addi r1,r0,#

sw 2000（r0）,r1

looplw r1, 2000(r0)

mult r2,r1,#

addi r3，r2，#

lw r4，0(r3)

lw r5，1500(r0)

add r6，r4，r5

lw r1, 2000(r0)

mult r2,r1,#

addi r7, r2,#

sw 0(r7),r6

lw r1, 2000(r0)

addi r1，r1，#

sw 2000(r0),r1

lw r1, 2000(r0)

addi r8, r1,#

bnez r8, loop

2）该程序段共执行了多少条指令。

3）程序对存储器中的数据访问了多少次？

4）dlx **的大小是多少？

2. 设一条流水线的执行过程分成取指令、分析指令和执行指令三个阶段，每个阶段所需的时间分别为 t、t 和 2t，分别求出下列各种情况下，连续执行 n 条指令所需的时间。

1）顺序执行方式；

(t+t+2t)*n =4nt

2）只有取指令和执行指令重叠执行；

4t+(n-1)*3t=3nt+t

3）取指令、分析指令和执行指令重叠执行；

4*t+(n-1)*2t=2nt+2t

3．在改进的 dlx 流水线上运行如下**序列：

loop: lw r1, 0(r2)

addi r1, r1, #

sw 0(r2), r1

addi r2, r2, #

sub r4, r3, r2

bnez r4, loop

其中，r3 的初始值是 r2＋396。假设：在整个**序列的运行过程中，所有的存储器访问都是命中的，并且在一个时钟周期中对同一个寄存器的读操作和写操作可以通过寄存器“定向”。

问：1）在没有任何其它定向（或旁路）硬件的支持下，请画出该指令序列执行的流水线时空图。假设采用排空流水线的策略处理分支指令，且所有的存储器访问都可以命中 cache，那么执行上述循环需要多少个时钟周期？

2）假设该 dlx 流水线有正常的定向路径，请画出该指令序列执行的流水线时空图。假设采用**分支失败的策略处理分支指令，且所有的存储器访问都可以命中 cache，那么执行上述循环需要多少个时钟周期？

3）假设该 dlx 流水线有正常的定向路径，请对该循环中的指令进行调度。注意可以重新组织指令的顺序，也可以修改指令的操作数，但是不能增加指令的条数。请画出该指令序列执行的流水线时空图，并计算执行上述循环需要的时钟周期数。

3）假设该 dlx 流水线有正常的定向路径，请对该循环中的指令进行调度。注意可以重新组织指令的顺序，也可以修改指令的操作数，但是不能增加指令的条数。请画出该指令序列执行的流水线时空图，并计算执行上述循环需要的时钟周期数？

计算机系统结构作业

计算机系统结构复习

计算机系统结构复习

全国计算机系统结构试题

其他用户还读了